胡益斌

硕士研究生
并行处理研究所
复旦大学

个人简介

本人于2010年8月正式加入并行研究所体系结构组学习,之前在编译组工作两年。个人的主要研究方向包括全系统多核模拟器,模拟器加速以及动态编译技术。个人主要爱好有:篮球、阅读、电影

 

研究领域

计算机体系结构,模拟器,编译器

 

教育

2009.9 ~ 至今 硕士研究生,软件学院,复旦大学
2005.9 ~ 209.6 本科,软件学院,复旦大学

 

邮箱

huyibin at fudan dot edu dot cn

 

地址

上海市张衡路825号 复旦大学 软件楼319室

 

研究项目

2010.7 ~ 至今 提高全系统多核模拟器的可扩展性和性能
项目描述: 为了简化在全系统多核模拟器上扩展新的功能模块和时序模块的过程,我们实现了一个松耦合的功能模块驱动的平台,该平台在功能模块和时序模块之间实现独立于体系结构的接口。为了保证松耦合结构的精确性,我们综合分析了功能模块和时序模块执行流产生差异的原因,并针对其实现了轻量级的解决方案。由于多线程之间的交互在时序模块模拟就可得知,因此能够更加高效地对对其进行并行化加速。

 

论文列表

Zhenman Fang, Qinghao Min, Keyong Zhou, Yi Lu, Yibin Hu, Weihua Zhang, Haibo Chen, Jian Li, Binyu Zang. “Transformer: A Functional-Driven Cycle-Accurate Multicore Simulator.” to appear in the 49th Design Automation Conference (DAC 2012). San Francisco, USA, June, 2012.